Latch
Level로 작동
Flip-Flop
edge로 작동
악필 미안하다
이런식으로 SR 래치를 통해서 D 래치를 만들고
D 래치를 통해서 D 플립플롭을 만든다
※ D 플립플롭은 10개의 gate를 이용해서 만듬
Combinational Logic(조합회로)
현재 값에만 영향
Sequential Logic(순차회로)
현재값과 이전상태 모두 영향 <= 메모리가 필요함
'전자공학 > 디지털회로' 카테고리의 다른 글
| [Verilog] Module (0) | 2022.12.14 |
|---|---|
| [Verilog] Vector (0) | 2022.12.13 |
| [Verilog] 기본 gate (0) | 2022.12.12 |
| VLSI 요약 (0) | 2022.12.08 |
| [Verilog] Clock 만들기 (0) | 2022.11.20 |
댓글